The partial translation of the above-listed publication:

1. Japanese Unexamined Patent Application Publication No. 7-192500

Abstract:

PURPOSE: To provide the method capable of detecting a wiring short-circuit without executing a data read process in a non-volatile memory, and to provide the circuit therefore. CONSTITUTION: A switch means 33 for making a bit line BL to be reference potential at the time of a test is provided. Then, the short-circuit is detected by applying voltage from a test pad PAD 1 to the other wiring, a string selection line SSL, for example, and inspecting whether a current path is formed with the bit liner BL. The short-circuit is detected in adjacent wirings which are arranged in parallel, the word lines, for example, by making them float at the time of the test, making them to be reference potential at every other lines, applying voltage to the remaining lines and inspecting whether the current path is formed among the wirings.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-192500

(43)公開日 平成7年(1995)7月28日


	一厂内验理备可	F_I			技術表示箇所
303 G	6866-5L				
•					
491	7210-4M				
		G11C	17/ 00	309	E
		審査請求	未請求	請求項の数12	OL (全 8 頁)
特願平6-283592		(71)出願人	3900198	339	
			三星電	子株式会社	
平成6年(1994)11月17日			大韓民	国京畿道水原市)	八達区梅攤洞416
		(72)発明者	郭(冀)		
1993 P 24482		•	大韓民国	国ソウル特別市	童路区花洞80番地
		(72)発明者	李 雄		
			大韓民	国ソウル特別市	東大門区路十里2洞
			40番地72号		
		(74)代理人	弁理士	高月 猛	
					•
	491 特願平6-283592 平成6年(1994)11月	平成6年(1994)11月17日 1993 P 24482 1993年11月17日	491 7210-4M G11C 審査請求 特願平6-283592 (71)出願人 平成6年(1994)11月17日 (72)発明者 1993年11月17日 (72)発明者 韓国(KR)	491 7210-4M G11C 17/00 審査請求 未請求 特願平6-283592 (71)出願人 3900195 三星電子 大韓民! 1993年11月17日 (72)発明者 郭 鎖: 1993年11月17日 (72)発明者 李 雄: 株職国(KR) 大韓民!	491 7210-4M G11C 17/00 309 審査請求 未請求 請求項の数12 特願平6-283592 (71)出願人 390019839 三星電子株式会社 大韓民国京畿道水原市が、(72)発明者 郭 鎮長 1993年11月17日 (72)発明者 李 雄茂 韓国(KR) 大韓民国ソウル特別市が、

(54) 【発明の名称】 不揮発性メモリの配線短絡検出方法及びそのための回路

(57)【要約】

[目的] 不揮発性メモリにおいて、データ読出過程を 経ずとも配線の短絡を検出し得る配線短絡検出方法とそ のための配線短絡検出回路を提供する。

【構成】 ビット線BLをテスト時に基準電位とするスイッチ手段33を設け、そして、テスト用パッドPAD 1からその他の配線、例えばストリング選択線SSLに電圧を印加してビット線BLとの間で電流路が形成されるかどうかを検査することで短絡を検出する。あるいは、互いに隣接して平行に配列される配線、例えばワード線について、テスト時にフローティングさせておいて1本おきに基準電位とすると共に残りに電圧を印加し、配線間で電流路が形成されるかどうかを検査することで短絡を検出する。



【特許請求の節囲】

【請求項】】 不揮発性メモリにおける配線間の短絡を 検出するための配線短絡検出方法であって、

メモリセルアレイにおいて互いに隣接して平行に配列さ れる配線について、テスト時にフローティングさせてお いて1本おきに基準電位とすると共に残りに電圧を印加 し、配線間で電流路が形成されるかどうかを検査すると とで短絡を検出するようにしことを特徴とする配線短絡 検出方法。

検出するための配線短絡検出方法であって、

メモリセルアレイにおける所定の配線をテスト時に基準 電位とするスイッチ手段を設け、そして、メモリセルア レイにおけるその他の配線から電圧を印加して基準電位 とした配線との間で電流路が形成されるかどうかを検査 することで短絡を検出するようにしたことを特徴とする 配線短絡検出方法。

【請求項3】 ブロック選択アドレスをデコーディング してブロック選択信号を出力するブロック選択プリデコ ーダと、ローアドレスをデコーディングしてワード線駆 20 動信号を出力するワード線ローデコーダと、ブロック選 択信号及びワード線駆動信号を受けてデコーディングす るブロックローデコーダにより選択的に活性化され、ワ ード線を共有するNANDセルストリングを複数有して なるメモリブロックと、を備えた電気的消去可能でプロ グラム可能なリードオンリメモリにおいて、

メモリブロック内に位置した第1の配線及び第2の配線 をテスト時にフローティングさせる制御手段と、フロー ティングされた第1の配線及び第2の配線を対応するテー---スト用バッドに接続する接続手段と、を有してなる配線 30 短絡検出回路を備え、テスト用パッド間の電流路形成を 検査することで配線間の短絡検出が可能とさていること を特徴とする電気的消去可能でプログラム可能なリード オンリメモリ。

【請求項4】 ブロック選択アドレスをデコーディング してブロック選択信号を出力するブロック選択プリデコ ーダと、ローアドレスをデコーディングしてワード線駆 動信号を出力するワード線ローデコーダと、ブロック選 択信号及びワード線駆動信号を受けてデコーディングす ード線を共有するNANDセルストリングを複数有して なるメモリブロックと、を備えた電気的消去可能でプロ グラム可能なリードオンリメモリにおいて、

メモリブロック内に位置した第1の配線をテスト時にテ スト用パッドに接続する接続手段と、メモリブロック内 に位置した第2の配線をテスト時に基準電位に放電する スイッチ手段と、を有してなる配線短絡検出回路を備 え、テスト用パッドから第2の配線への電流路形成を検 査することで配線間の短絡検出が可能とされていること を特徴とする電気的消去可能でプログラム可能なリード 50 コーダと、ローアドレスをデコーディングしてワード線

オンリメモリ。

【請求項5】 第1の配線及び第2の配線が、互いに隣 接したワード線である請求項3又は請求項4記載の電気 的消去可能でプログラム可能なリードオンリメモリ。

【請求項6】 第1の配線及び第2の配線が、ワード線 及びストリング選択線である請求項3又は請求項4記載 の電気的消去可能でプログラム可能なリードオンリメモ

【請求項7】 第1の配線及び第2配線が、ワード線及 【請求項2】 不揮発性メモリにおける配線間の短絡を 10 び接地選択線である請求項3又は請求項4記載の電気的 消去可能でプログラム可能なリードオンリメモリ。

> 【請求項8】 第1の配線及び第2配線が、ストリング 選択線及びビット線である請求項3又は請求項4記載の 電気的消去可能でプログラム可能なリードオンリメモ り。

【請求項9】 電気的消去可能でプログラム可能なリー ドオンリメモリの配線短絡検出方法であって、

第1の配線及び第2の配線をフローティングさせると共 に対応するテスト用バッドと電気的通路を形成させ、そ して、テスト用パッド間に電流路が形成されるかどうか を判断することで短絡を検出するようにしたことを特徴 とする配線短絡検出方法。

【請求項10】 電気的消去可能でプログラム可能なり ードオンリメモリの配線短絡検出方法であって、

第1の配線に対しテスト用バッドとの電気的通路を形成 すると共に第2の配線を基準電位に放電し、そして、テ スト用パッドから第2の配線へ電流路が形成されるかど うかを判断することで短絡を検出するようにしたことを 特徴とする配線短絡検出方法。___ _ _ _ _ _ _

【請求項11】 ブロック選択アドレスをデヨーディン グしてブロック選択信号を出力するブロック選択プリデ コーダと、ローアドレスをデコーディングしてワード線 駆動信号を出力するワード線ローデコーダと、ブロック 選択信号及びワード線駆動信号を受けてデコーディング するブロックローデコーダにより選択的に活性化され、 ワード線を共有するNANDセルストリングを複数有し てなるメモリブロックと、を備えた電気的消去可能でプ ログラム可能なリードオンリメモリのワード線短絡検出 方法であって、

るブロックローデコーダにより選択的に活性化され、ワ 40 ブロック選択信号によりいずれかのメモリブロックを活 性化する第1過程と、ワード線をフローティングさせる と共に対応するテスト用パッドと電気的通路を形成させ る第2過程と、テスト用パッド間に電流路が形成される かどうかを判断して短絡を検出する第3過程と、ブロッ ク選択信号を変更して第1過程~第3過程を繰り返す第 4過程と、を含むことを特徴とするワード線短絡検出方 法。

> 【請求項12】 ブロック選択アドレスをデコーディン グしてブロック選択信号を出力するブロック選択プリデ

駆動信号を出力するワード線ローデコーダと、ブロック 選択信号及びワード線駆動信号を受けてデコーディング するブロックローデコーダにより選択的に活性化され、 ワード線を共有するNANDセルストリングを複数有し てなるメモリブロックと、を備えた電気的消去可能でプ ログラム可能なリードオンリメモリのワード線短絡検出 方法であって、

ブロック選択信号によりいずれかのメモリブロックを活 性化する第1過程と、ワード線をフローティングさせて 的通路を形成すると共に残りのワード線を基準電位に放 電する第2過程と、テスト用パッドから基準電位とされ たワード線へ電流路が形成されるかどうかを判断して短 格を検出する第3過程と、ブロック選択信号を変更して 第1過程~第3過程を繰り返す第4過程と、を含むこと を特徴とするワード線短絡検出方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は不揮発性メモリに関し、 特に、その配線間の短絡を検出するための配線短絡検出 20 方法とそのための回路に関する。

[0002]

【従来の技術】近年の高集積化の傾向に伴って、不揮発 性メモリにおいても内部の各種回路構成が一層過密化し てきている。これに対応するため、例えば電気的消去可 能でプログラム可能なリードオンリメモリ(EEPRO M) においては、より高集積化に有利なNANDセル構 造のものが広く使用され始めている。通常、NANDセ ル構造を有するEEPROMは、メモリセルアレイが多 数のメモリブロックに分けられ、そして各メモリブロッ 30 クが1つのローデコーダ(ROW DECODER)を共有する構 成を有している。との場合、ブロック選択信号によりい ずれか1つのメモリブロックを選択して指定の動作を実 行するようにされる。とのようなNANDセル構造のE EPROMについての一例が、1991年4月に発刊さ thicitee journal of solid state circuits, vol. 2 6, NO. 4, 492~495ページに開示されている。 以下、このEEPROMを例にして従来技術を説明す る。

【0003】一般的なEEPROMは、製造工程で発生 40 し得る不良を救済するための冗長セルアレイをもってい る。それによって、不良の発生で正常に動作しないメモ リブロックが発生すると、その部分を冗長セルアレイの 救済用メモリブロックに置換えて救済する方法が広く使 用されている。この場合、前工程を終えたウェーハ状態 で動作テストを実施して不良が発生したメモリブロック を探し出すことにより、冗長セルアレイへの置換えを実 施する。このような救済方法は集積度が増すほど有用と なり、特に、最小配線幅がサブミクロン以下とさるEE PROMで、配線間の短絡、例えば、隣接するワード線 50 化され、ワード線を共有するNANDセルストリングを

間の短絡、ワード線とストリング選択線との短絡、ある いはストリング選択線とビット線との短絡等による不良 が占める割合が大きくなるつれて、より有用となってい ろ.

【0004】この不良検出に際して、従来のEEPRO <u> Mでは配線間の短絡を検査するためでもその特性上、検</u> 査対象のメモリブロックに対しまずプログラムデータを 書込み、その後データを読出してプログラムしたはずの データと一致しているかどうか検査して不良発生を判断 おいて、所定のワード線に対しテスト用パッドとの電気 10 していた。そのため、検査時間が非常に長くなるという 改善点を有している。すなわち、髙集積化が進むほど配 線間隔が縮小し、例えば隣接するワード線等の配線間の 短絡等による不良率が大幅に増加するので、消去-プロ グラミング - 読出の一連の手順を経ずにこのような不良 の検出が可能であれば、検査時間を短縮できる。にもか かわらず、従来のEEPROMにはそのための構成が備 えられておらず検査時間を短縮できなかったため、この 点の改善が望まれている。また加えて、メモリセルのブ ログラムを行った後に読出して検査するので、メモリセ ルは正常でプログラム過程に問題があった場合でも冗長 セルに置換えることになってしまうという問題点もあっ た。

[0005]

【発明が解決しようとする課題】したがって、本発明の 目的は、データ読出過程を経ずとも配線の短絡を検出し 得る配線短絡検出方法とそのための配線短絡検出回路を 提供することにある。また、本発明の他の目的は、より 短い時間で不良検査を行い得る配線短絡検出方法とその -ための配線短絡検出回路を提供することにある。

[0.0.0.9.]

【課題を解決するための手段】とのような目的を達成す るために、本発明による不揮発性メモリにおける配線間 の短絡を検出するための配線短絡検出方法は、メモリセ ルアレイにおいて互いに隣接して平行に配列される配線 について、テスト時にフローティングさせておいて1本 おきに基準電位とすると共に残りに電圧を印加し、配線 間で電流路が形成されるかどうかを検査することで短絡 を検出することを特徴とする。また、メモリセルアレイ における所定の配線をテスト時に基準電位とするスイッ チ手段を設け、そして、メモリセルアレイにおけるその 他の配線から電圧を印加して基準電位とした配線との間 で電流路が形成されるかどうかを検査することで短絡を 検出することを特徴とする。

【0007】そして特に、ブロック選択アドレスをデコ ーディングしてブロック選択信号を出力するブロック選 択プリデコーダと、ローアドレスをデコーディングして ワード線駆動信号を出力するワード線ローデコーダと、 ブロック選択信号及びワード線駆動信号を受けてデコー ディングするブロックローデコーダにより選択的に活性 複数有してなるメモリブロックと、を備えた電気的消去 可能でプログラム可能なリードオンリメモリのワード線 短絡検出方法について、ブロック選択信号によりいずれ かのメモリブロックを活性化する第1過程と、ワード線 をフローティングさせると共に対応するテスト用パッド と電気的通路を形成させる第2過程と、テスト用パッド 間に電流路が形成されるかどうかを判断して短絡を検出 する第3過程と、ブロック選択信号を変更して第1過程 ~第3過程を繰り返す第4過程と、を含むことを特徴と する。あるいは、ブロック選択信号によりいずれかのメ 10 モリブロックを活性化する第1過程と、ワード線をフロ ーティングさせておいて、所定のワード線に対しテスト 用パッドとの電気的通路を形成すると共に残りのワード 線を基準電位に放電する第2過程と、テスト用パッドか ら基準電位とされたワード線へ電流路が形成されるかど うかを判断して短絡を検出する第3過程と、ブロック選 択信号を変更して第1過程~第3過程を繰り返す第4過 程と、を含むことを特徴とする。

【0008】とのような短絡検出方法を可能とする配線 短絡検出回路については、メモリセルアレイ内に位置し 20 た第1の配線及び第2の配線をテスト時にフローティン グさせる制御手段と、フローティングされた第1の配線 及び第2の配線を対応するテスト用バッドに接続する接 続手段と、を有してなる構成とし、テスト用パッド間の 電流路形成を検査することで配線間の短絡検出が可能と なる。あるいは、メモリセルアレイ内に位置した第1の 配線をテスト時にテスト用バッドに接続する接続手段 と、メモリセルアレイ内に位置した第2の配線をテスト 時に基準電位に放電するスイッチ手段と、を有してなる。 構成とし、デスト用バッドから第2の配線への電流路形 30 成を検査することで配線間の短絡検出が可能となる。

[0009]

【実施例】以下、添付の図面を参照して本発明の好適な 実施例を説明する。

【0010】図1に、本発明を適用し得る不揮発性メモ リの代表例として、EEPROMの概略的なブロック図 を示している。とのEEPROMは、メモリセルが多数 形成されたメモリセルアレイ10と、冗長セルが多数形 成された冗長セルアレイ12と、を有している。メモリ セルアレイ10は、平行に配列されてビット線BL1~ BLnにそれぞれ接続され且つ各ワード線を共有するN ANDセルストリングからなるメモリブロックを複数備 え、そして各メモリブロックは、ブロックローデコーダ 14により選択されてワード線に駆動電圧が印加され る。冗長セルアレイ12は、メモリセルアレイ10とビ ット線BL1~BLnを共有し、メモリセルアレイ10 内のメモリブロックと同様の冗長メモリブロックを所定 数有しており、救済が実施される場合、冗長ブロックロ ーデコーダ16によりいずれかの冗長メモリブロックが 活性化されて使用される。冗長に際しては、ブロックロ 50 (NMOSFET)と、から構成されている。この例の

ーデコーダ14が非活性化されてメモリセルアレイ10 の不良メモリブロックとの置換えが行われる。

【0011】メモリセルアレイ10及び冗長セルアレイ 12は、ビット線BL1~BLnを通じて、入出力バッ ファ20と接続された入出力ゲート・センスアンプ18 との間でデータ受渡しを行う。 ブロックローデコーダ1 4及び冗長ブロックローデコーダ16は、ブロック選択 プリデコーダ22からプロック選択信号Pi、Qi、R 」を受けてメモリブロック、冗長メモリブロックを選択 して駆動し、さらにワード線ローデコーダ24からワー ド線駆動信号CG1~CGmを受けて選択されたメモリ ブロック、冗長メモリブロック内のワード線を駆動す

【0012】ブロック選択プリデコーダ22は、ブロッ ク選択アドレス (BLOCK SELECTIONADDRESS) を受けてデ コーディングし、メモリブロック選択用のブロック選択 信号Pi、Qi、Riを出力する。ワード線ローデコー ダ24は、ローアドレスを受けてデコーディングし、ワ ード線を駆動するためのワード線駆動信号CG1~CG mを動作モード、すなわち消去モード、プログラムモー ド、読出モードに応じて該当する電圧レベルで出力す る。入出力ゲート・センスアンプ18は、カラムデコー ダ・選択回路26により制御され、データを感知増幅す ると共にビット線BL1~BLnと入/出力バッファ2 0との間でデータ伝送路を選択的に駆動する。カラムデ コーダ・選択回路26は、カラムアドレス(COLUMN ADD RESS) を受けてデコーディングし、入出力ゲート・セン スアンプ18の入出力ゲートを選択駆動する。

----【-0-0-1-3-】-図2は、--本発明による配線短絡検出回路を 備えたブロックローデコーダー14の構成と、それに対応 するメモリセルアレイ10内のメモリブロックの構成を 示している。同図に示す回路は、ブロックローデコーダ 14及びメモリセルアレイ10における一部を代表的に 示したものであり、このような図2に示す回路は、メモ リブロック数に対応させて多数配置される。

【0014】まず、同図におけるメモリセルアレイ10 の構成を説明する。メモリセルアレイ10を構成するメ モリブロックは、ビット線BL1~BLnにそれぞれ接 続され、そしてワード線WL1~WLm、ストリング選 択線SSL、及び接地選択線GSLに接続されたn個の NANDセルストリングから構成される。各NANDセ ルストリングは、直列接続されたm個のメモリトランジ スタM1~Mmと、ゲート端子がストリング選択線SS しに接続され、ドレイン端子がビット線BL1、ソース 端子がメモリトランジスタM1にそれぞれ接続されたス トリング選択トランジスタST1 (NMOSFET) と、ゲート端子が接地選択線GSLに接続され、ソース 端子が接地電圧端、ドレイン端子がメモリトランジスタ Mmにそれぞれ接続された接地選択トランジスタST2

メモリトランジスタM1~Mmは、制御信号を受ける制 御ゲートと電荷を蓄積するためのフローティングゲート とで構成されるフラッシュ形メモリセルである。

【0015】ワード線WL1~WLmには、対応する伝 達トランジスタBT1~BTm (NMOSFET) を通 じてワード線駆動信号CG1~CGmが伝達される。ま た ビット線BL1~BLnには、配線短絡検出回路を 構成するスイッチ手段として、ゲート端子に第1テスト 制御信号のTEST1を受けて制御されるテスト用トラ ンジスタ33 (NMOSFET) がそれぞれ接続されて 10 C)、〔A,バーB,パーC〕、〔A,B,バーC〕、 いる。ストリング選択線SSLとビット線BL1との間 に接続されて示す抵抗成分34は、両線が短絡した場合 に有する抵抗成分を表している。

【0016】次にブロックローデコーダ14の構成を説 明する。ブロック選択プリデコーダ22から出力される ブロック選択信号Pi、Qi、Riは、3入力NAND ゲート28に入力されて論理演算された後、CMOSイン ンバータ30に入力される。このCMOSインバータ3 Oは、プルアップ用トランジスタ(PMOSFET)と プルダウン用トランジスタ (NMOSFET) とからな 20 14に入力される。 るCMOSインバータで、そのプルアップ用トランジス タに対し、配線短絡検出回路を構成する接続手段32を 通じて電源が印加される。そしてCMOSインバータ3 0の出力端は、制御ノードN1に接続されている。

【0017】制御ノードN1には、ストリング選択線S SLに接続されたスイッチポンプ (SWITCH PUMP) 回路 140と、デブレッション形遮断トランジスタ36のド レイン端子と、接地選択線GSLのエネーブルを制御す る接地選択部3-8-と、が接続される。-スイッチボンプロー 路140は、プログラムモードでストリング選択線SS 30 Lをバス電圧Vpass(例えば10V)に昇圧する。 接地選択部38は、制御ノードN1の論理レベルと制御 信号のSとの論理積を行う手段である。制御信号のS は、消去モード及びプログラムモードで論理ロウレベル (OV)、読出モードで論理ハイレベル(電源電圧Vc c) として印加される。遮断トランジスタ36のソース 端子はスイッチポンプ回路142に接続され、とのスイ ッチポンプ回路142の出力が伝達トランジスタBT1 ~BTmのゲート端子共通接続ノードである制御ノード N2に印加される。スイッチポンプ回路142は、消去 40 モードでOV、プログラムモードでプログラム電圧Vp rg (例えば18V)、読出モードで電源電圧Vccの 各電圧を制御ノードN2に出力する。

【0018】配線短絡検出回路の接続手段32は、電源 電圧Vcc端とCMOSインバータ30のプルアップ用 トランジスタとの間にチャネルが接続され、ゲート端子 に第1テスト制御信号 φTEST1 を受けて制御される 通常電源用トランジスタ144 (PMOSFET)と、 第1テスト制御信号 φTEST1を反転させるインバー タ146と、インバータ146で反転された第1テスト 50 4、…、WLmに対応する。パッド接続用トランジスタ

制御信号バーゥTEST1をゲート端子に受け、CMO Sインバータ30のブルアップ用トランジスタとテスト 用バッドPAD1との間にチャネルが接続されたテスト 電源用トランジスタ148 (PMOSFET) と、から 構成されている。

【0019】次いで図3に、本発明による配線短絡検出 回路を備えたワード線ローデコーダ24の回路例を示し ている。

【0020】ロウアドレス信号〔バーA、バーB、バー [バーA, B, バーC]、……、 (A, B, C) が各デ コーディング部41、41、……に入力されてデコーデ ィングされ、デコーディング部41の各出力は、対応す るCMOS伝達ゲート42、44、46、48、……、 50及びデプレッション形遮断トランジスタ62、6 4、66、68、……、70を通じてスイッチポンプ回 路72、74、76、78、……、80に入力される。 そしてスイッチポンプ回路72~80の各出力がワード 線駆動信号CG1~CGmとしてブロックローデコーダ

【0021】スイッチポンプ回路72~80は、読出モ ードで選択対象のワード線にOV、選択対象外のワード 線に電源電圧Vccの各電圧を供給し、消去モードで各 ワード線に0Vの電圧を供給し、そしてプログラムモー ドで選択対象のワード線にプログラム電圧Vprg、選 択対象外のワード線にバス電圧Vpassの各電圧を供 給するように動作する。

【0022】ワード線ローデコーダ24における配線短 - 絡検出回路は、制御手段として設けられテスト時に各ワ---ード線をフローティングとするCMOS伝達ゲート4-2 ~50と、各ワード線をテスト用パッドPAD2、PA D3と接続するための接続手段として設けられたパッド 接続用トランジスタ52、54、56、58、……、6 O (NMOSFET) と、から構成される。

【0023】CMOS伝達ゲート42~50は、Pチャ ネル側ゲート端子が第2テスト制御信号のTEST2を 受けて制御され、そしてNチャネル側ゲート端子がイン バータを介して反転された第2テスト制御信号バー**φ**T EST2を受けて制御されて対応するデコーディング部 41の出力をチャネルを通じて伝送する。テスト用パッ ドPAD2は、対応するパッド接続用トランジスタ5 2、56、……、60のチャネルルを介してCMOS伝 達ゲート42、46、……、50の出力側へ接続され、 また、テスト用パッドPAD3は、対応するパッド接続 用トランジスタ54、58、……のチャネルを通じてC MOS伝達ゲート44、48、……の出力側へ接続され る。つまり、テスト用パッドPAD2は奇数番目のワー ド線WL1、WL3、…、WLm−1に対応し、テスト 用パッドPAD3は偶数番目のワード線WL2、WL

52~60の各ゲート端子は第2テスト制御信号のTE ST2を受けて制御される。

【0024】以下、図2及び図3を基に配線短絡検出動 作を説明する。

【0025】図2から分かるように、第1テスト制御信 号φTEST1が論理ロウレベルのときは、接続手段3 2内の通常電源用トランジスタ144が〇N、テスト電 源用トランジスタ148及び各ピット線に接続されたテ スト用トランジスタ33、33、……がすべてOFFと なるので、EEPROMの通常の動作が実行される。- 10 印加し、且つ他方を接地させることで、両パッドを介し 方、第1テスト制御信号のTEST1が論理ハイレベル で入力されると、通常電源用トランジスタ144がOF Fとなると共に、テスト用パッドPAD1に接続された テスト電源用トランジスタ148及びテスト用トランジ スタ33、33、……がすべてONとなるので、CMO Sインバータ30のブルアップ用トランジスタのソース 端子はテスト用パッドPAD1と接続され、そして、ビ ット線BL1~BLnはすべて基準電位、すなわち接地 電圧Vssとされる。

ハイレベル、例えば電源電圧Vccを印加すると、CM OSインバータ30は正常な反転作動を遂行することが できる。したがって、メモリブロックの選択が可能とな ってブロック選択信号Pi、Qi、RiによりNAND ゲート28の出力が論理ロウレベルになると、ストリン グ選択線SSLは、CMOSインバータ30のプルアッ プ用トランジスタを通じてテスト用バッドPAD1と電 流路を形成する。このときに、ビット線BL1~BLn _のうちのいずれか 1 つでもストリング選択線SSLと短-トランジスタ148-CMOSインバータ30のプルア ップ用トランジスターストリング選択線SSL-抵抗成 分34-ビット線BL-テスト用トランジスタ33を介 する電流路が形成されて、テスト用パッドPAD1から 接地側へ電流が流れる。したがって、テスト用パッドP AD1に適当な電圧を印加して電流が流れるかどうかを 検査すれば、ストリング選択線SSLとピット線BL1 ~BLnとの短絡を検出できる。

【0027】尚、図2には、ストリング選択線SSLと ビット線BLとの短絡を検出する例を示しているが、同 40 たワード線ローデコーダを示す回路図。 様の構成で、接地選択線GSLとビット線BLとの短絡 検出や、ワード線▼しどうしの短絡検出へも適用可能で あることは容易に理解できよう。ワード線WLどうしの 場合には、各ワード線♥しをフローティングさせておく ようにするとよい。

【0028】図3は、メモリセルアレイ内で互いに隣接 して平行に配列されたワード線間の短絡を検出する例を 示したもので、ワード線WLをフローティングさせる点 に特徴がある。すなわち、第2テスト制御信号のTES T2が論理ハイレベルとなるときには、各デコーディン 50

グ部4]に接続されたCMOS伝達ゲート42~50が すべてOFFとなり、ワード線WLl~WLmがすべて フローティング状態とされる。そして同時に、パッド接 続用トランジスタ52~60がONとなり、奇数番目の ワード線WL1、WL3、…、WLm-1はテスト用バ ッドPAD2に、偶数番目のワード線WL2、WL4、

10

···、WLmはテスト用パッドPAD3にそれぞれ接続さ れる。それにより、テスト用パッドPAD2、PAD3 のいずれか一方に適当な電圧、例えば電源電圧Vccを て電流が流れる場合にはワード線間に短絡が存在して電 流路が形成されることを意味し、電流が流れない場合に は短絡がなく電流路が形成されていないことを意味する ので、ワード線間の短絡を検査することができる。

【0029】尚、図3には、2個のテスト用パッドPA D2、PAD3を使用する例を示しているが、例えば、 各ワード線Wしごとにそれぞれテスト用バッドを形成し て検査するようにもできる。

【0030】これら図2及び図3に示すような配線短絡 【0026】この状態でテスト用バッドPAD1に論理 20 検出回路を組み合わせて使用すれば、各メモリブロック を順次に活性化させつつ、活性化されたメモリブロック 内のワード線間、ワード線とストリング選択線(接地選 択線)との間、ストリング選択線(接地選択線)とビッ ト線と間の各短絡を検出することができる。

[0031]

【発明の効果】以上述べてきたように本発明の配線短絡 検出方法とそのための配線短絡検出回路によれば、比較 的簡単な構成で装置面積をさほど増加させなくても各配 線間の短絡を正確に検出することができるようになる。... 絡していると、テスト用バッドPAD1-テスト電源用 30‐さらに、検査にあたってメモリセルのプラグラム等の手 順を踏む必要がないので、テストに要する時間を大幅に 短縮できるようになる。

【図面の簡単な説明】

【図1】不揮発性メモリの一例としてEEPROMの構 成を説明するブロック図。


【図2】本発明の実施例による配線短絡検出回路を備え たブロックローデコーダと対応するメモリセルアレイ内 のメモリブロックを示す回路図。

【図3】本発明の実施例による配線短絡検出回路を備え


【符号の説明】

- 10 メモリセルアレイ
- 12 冗長セルアレイ
- 14 ブロックローデコーダ
- 16 冗長ブロックローデコーダ
- 24 ワード線ローデコーダ
- 32、52~60 接続手段
- 33 スイッチ手段
- 42~50 制御手段

【図1】



【図2】



(図3)

